5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 74ABT821PW
74ABT821PW PDF预览

74ABT821PW

更新时间： 2024-02-13 10:51:13
品牌 Logo 应用领域
恩智浦 - NXP 总线驱动器总线收发器触发器逻辑集成电路光电二极管输出元件信息通信管理
页数 文件大小 规格书
6页 72K
描述
10-bit D-type flip-flop; positive-edge trigger 3-State

阅读下载

获取价格

74ABT821PW 技术参数

Source Url Status Check Date：2013-06-14 00:00:00是否Rohs认证：符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：4.40 MM, PLASTIC, MO-153, SOT355-1, TSSOP-24针数：24
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.83Is Samacsys：N
其他特性：POWER OFF DISABLE OUTPUTS TO PERMIT LIVE INSERTION; WITH POWER-UP RESET系列：ABT
JESD-30 代码：R-PDSO-G24JESD-609代码：e4
长度：7.8 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER最大频率@ Nom-Sup：125000000 Hz
最大I（ol）：0.064 A湿度敏感等级：1
位数：10功能数量：1
端口数量：2端子数量：24
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP24,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：5 V
最大电源电流（ICC）：38 mA传播延迟（tpd）：6.7 ns
认证状态：Not Qualified座面最大高度：1.1 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：BICMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：POSITIVE EDGE宽度：4.4 mm
Base Number Matches：1

74ABT821PW 数据手册

 浏览型号74ABT821PW的Datasheet PDF文件第2页浏览型号74ABT821PW的Datasheet PDF文件第3页浏览型号74ABT821PW的Datasheet PDF文件第4页浏览型号74ABT821PW的Datasheet PDF文件第5页浏览型号74ABT821PW的Datasheet PDF文件第6页 
Philips Semiconductors  
Product specification  
10-bit D-type flip-flop; positive-edge trigger  
(3-State)  
74ABT821  
extra data width for wider data/address paths of buses carrying  
parity.  
FEATURES  
• High speed parallel registers with positive edge-triggered D-type  
flip-flops  
The 74ABT821 is a buffered 10-bit wide version of the  
74ABT374/74ABT534 functions.  
• Ideal where high speed, light loading, or increased fan-in are  
required with MOS microprocessors  
The 74ABT821 is a 10-bit, edge triggered register coupled to ten  
3-State output buffers. The two sections of the device are controlled  
independently by the clock (CP) and Output Enable (OE) control  
gates.  
• Output capability: +64mA/–32mA  
• Latch-up protection exceeds 500mA per Jedec Std 17  
• ESD protection exceeds 2000 V per MIL STD 883 Method 3015  
The register is fully edge triggered. The state of each D input, one  
set-up time before the Low-to-High clock transition is transferred to  
the corresponding flip-flop’s Q output.  
and 200 V per Machine Model  
• Power-up 3-State  
• Power-up Reset  
The 3-State output buffers are designed to drive heavily loaded  
3-State buses, MOS memories, or MOS microprocessors.  
DESCRIPTION  
The active Low Output Enable (OE) controls all ten 3-State buffers  
independent of the register operation. When OE is Low, the data in  
the register appears at the outputs. When OE is High, the outputs  
are in high impedance ”off” state, which means they will neither drive  
nor load the bus.  
The 74ABT821 high-performance BiCMOS device combines low  
static and dynamic power dissipation with high speed and high  
output drive.  
The 74ABT821 Bus interface Register is designed to eliminate the  
extra packages required to buffer existing registers and provide  
QUICK REFERENCE DATA  
CONDITIONS  
= 25°C; GND = 0V  
SYMBOL  
PARAMETER  
TYPICAL  
UNIT  
T
amb  
t
t
Propagation delay  
CP to Qn  
PLH  
PHL  
C = 50pF; V = 5V  
4.6  
ns  
L
CC  
C
Input capacitance  
Output capacitance  
Total supply current  
V = 0V or V  
CC  
4
7
pF  
pF  
nA  
IN  
I
C
Outputs disabled; V = 0V or V  
O CC  
OUT  
CCZ  
I
Outputs disabled; V =5.5V  
500  
CC  
ORDERING INFORMATION  
PACKAGES  
TEMPERATURE RANGE OUTSIDE NORTH AMERICA  
NORTH AMERICA  
74ABT821 N  
DWG NUMBER  
SOT222-1  
24-Pin Plastic DIP  
–40°C to +85°C  
–40°C to +85°C  
–40°C to +85°C  
–40°C to +85°C  
74ABT821 N  
74ABT821 D  
74ABT821 DB  
74ABT821 PW  
24-Pin plastic SO  
74ABT821 D  
SOT137-1  
24-Pin Plastic SSOP Type II  
24-Pin Plastic TSSOP Type I  
74ABT821 DB  
74ABT821PW DH  
SOT340-1  
SOT355-1  
PIN CONFIGURATION  
PIN DESCRIPTION  
PIN NUMBER  
SYMBOL  
FUNCTION  
24  
Output enable input  
(active-Low)  
OE  
D0  
D1  
D2  
D3  
D4  
D5  
D6  
D7  
1
2
3
4
5
6
7
8
9
V
CC  
1
OE  
23 Q0  
22 Q1  
21 Q2  
20 Q3  
19 Q4  
18 Q5  
17 Q6  
16 Q7  
2, 3, 4, 5, 6,  
7, 8, 9, 10, 11  
D0-D9  
Q0-Q9  
Data inputs  
23, 22, 21, 20, 19,  
18, 17, 16, 15, 14  
Data outputs  
Clock pulse input (active  
rising edge)  
TOP VIEW  
13  
CP  
10  
20  
GND  
Ground (0V)  
V
CC  
Positive supply voltage  
D8 10  
D9 11  
15  
14  
13  
Q8  
Q9  
CP  
GND 12  
SA00223  
1
1995 Sep 06  
853-1616 15703  
123456

下载PDF

与74ABT821PW相关器件

型号 品牌 描述 获取价格 数据表
74ABT821PWDH NXP 10-bit D-type flip-flop; positive-edge trigger 3-State

获取价格
74ABT821PWDH-T NXP IC ABT SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, Bus Driver/Transceiver

获取价格
74ABT821PW-T ETC 10-Bit D-Type Flip-Flop

获取价格
74ABT823 NXP 9-bit D-type flip-flop with reset and enable 3-State

获取价格
74ABT823D NXP 9-bit D-type flip-flop with reset and enable 3-State

获取价格
74ABT823D,602 NXP 74ABT823 - 9-bit D-type flip-flop with reset and enable; 3-state SOP 24-Pin

获取价格

与74ABT821PW相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证