74ABT373

更新时间： 2024-02-07 11:44:36

品牌	Logo	应用领域
美国国家半导体 - NSC		锁存器
页数	文件大小	规格书
16页	331K
描述
Octal Transparent Latch with TRI-STATE Outputs

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ABT373 技术参数

生命周期：	Obsolete	包装说明：	DIP,
Reach Compliance Code：	unknown	风险等级：	5.25
Is Samacsys：	N	其他特性：	POWER OFF DISABLE OUTPUTS TO PERMIT LIVE INSERTION; WITH POWER-UP RESET
系列：	ABT	JESD-30 代码：	R-PDIP-T20
长度：	26.695 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUS DRIVER	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	最大电源电流（ICC）：	30 mA
传播延迟（tpd）：	7.2 ns	认证状态：	Not Qualified
座面最大高度：	4.06 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	BICMOS
温度等级：	INDUSTRIAL	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

74ABT373 数据手册

September 1995

54ABT/74ABT373

Octal Transparent Latch with TRI-STATE Outputs

Guaranteed output skew

General Description

The ’ABT373 consists of eight latches with TRI-STATE out-

Guaranteed multiple output switching specifications

Output switching specified for both 50 pF and 250 pF

puts for bus organized system applications. The flip-flops

loads

appear transparent to the data when Latch Enable (LE) is

HIGH. When LE is LOW, the data that meets the setup

times is latched. Data appears on the bus when the Output

Enable (OE) is LOW. When OE is HIGH the bus output is in

the high impedance state.

Guaranteed simultaneous switching, noise level and

dynamic threshold performance

Guaranteed latchup protection

High impedance glitch free bus loading during entire

power up and power down

Nondestructive hot insertion capability

Features

Standard Military Drawing (SMD) 5962-9321801

TRI-STATE outputs for bus interfacing

Output sink capability of 64 mA, source capability of

32 mA

Package

Commercial

Military

Package Description

Number

M20B

M20D

N20B

74ABT373CSC (Note 1)

74ABT373CSJ (Note 1)

74ABT373CPC

20-Lead (0.300 Wide) Molded Small Outline, JEDEC

20-Lead (0.300 Wide) Molded Small Outline, EIAJ

20-Lead (0.300 Wide) Molded Dual-In-Line

54ABT373J/883

J20A

20-Lead Ceramic Dual-In-Line

74ABT373CMSA (Note 1)

MSA20 20-Lead Molded Shrink Small Outline, EIAJ Type II

54ABT373W/883 W20A

54ABT373E/883 E20A

20-Lead Cerpack

20-Lead Ceramic Leadless Chip Carrier, Type C

74ABT373CMTC (Notes 1, 2)

MTC20 20-Lead Molded Thin Shrink Small Outline, JEDEC

Note 1: Devices also available in 13 reel. Use suffix

Note 2: Contact factory for package availability.

SCX, SJX, MSAX, and MTCX.

Connection Diagrams

Pin Assignment

for DIP, SOIC, SSOP and Flatpak

Pin Assignment

for LCC

Pin Names

Description

Data Inputs

D –D

Latch Enable Input

(Active HIGH)

Output Enable Input

(Active LOW)

O –O

TRI-STATE Latch

Outputs

TL/F/11547–2

TL/F/11547–1

TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.

1995 National Semiconductor Corporation

TL/F/11547

RRD-B30M115/Printed in U. S. A.

12 3 4 5 6 7...16

下载PDF

与74ABT373相关器件

型号	品牌	描述	获取价格	数据表
74ABT373_07	FAIRCHILD	Octal Transparent Latch with 3-STATE Outputs	获取价格
74ABT373A	NXP	Octal transparent latch 3-State	获取价格
74ABT373AD	NXP	Octal transparent latch 3-State	获取价格
74ABT373AD,112	NXP	74ABT373A - Octal transparent latch (3-State) SOP 20-Pin	获取价格
74ABT373AD,118	NXP	74ABT373A - Octal transparent latch (3-State) SOP 20-Pin	获取价格
74ABT373ADB	NXP	Octal transparent latch 3-State	获取价格

与74ABT373相关文章

MAX7219驱动8段数码管详解及数据手册关键信息
2024-05-29

5
ATMEGA328P技术资料深入分析
2024-05-29

5
AT24C02芯片手册管脚信息、参数分析、应用领域详解
2024-05-29

6
AT24C256芯片手册参数分析、引脚说明、读写程序示例
2024-05-28

8

产品中心

服务支持

精选活动

关于我们

帮助中心

74ABT373

74ABT373 技术参数

74ABT373 数据手册

与74ABT373相关器件

与74ABT373相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ABT373

74ABT373 技术参数

74ABT373 数据手册

与74ABT373相关器件

与74ABT373相关文章

您还可以找

您在本页遇到什么问题？