5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 74ABT162841DGGRE4
74ABT162841DGGRE4 PDF预览

74ABT162841DGGRE4

更新时间： 2024-02-11 05:48:58
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器锁存器逻辑集成电路光电二极管输出元件信息通信管理
页数 文件大小 规格书
12页 365K
描述
20-BIT BUS-INTERFACE D-TYPE LATCHES WITH 3-STATE OUTPUTS

阅读下载

获取价格

74ABT162841DGGRE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP, TSSOP56,.3,20针数：56
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.55Is Samacsys：N
系列：ABTJESD-30 代码：R-PDSO-G56
JESD-609代码：e4长度：14 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.012 A湿度敏感等级：1
位数：10功能数量：2
端口数量：2端子数量：56
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE WITH SERIES RESISTOR输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP56,.3,20封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：5 V
最大电源电流（ICC）：89 mAProp。Delay @ Nom-Sup：6 ns
传播延迟（tpd）：5.8 ns认证状态：Not Qualified
座面最大高度：1.2 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：BICMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：6.1 mm
Base Number Matches：1

74ABT162841DGGRE4 数据手册

 浏览型号74ABT162841DGGRE4的Datasheet PDF文件第2页浏览型号74ABT162841DGGRE4的Datasheet PDF文件第3页浏览型号74ABT162841DGGRE4的Datasheet PDF文件第4页浏览型号74ABT162841DGGRE4的Datasheet PDF文件第5页浏览型号74ABT162841DGGRE4的Datasheet PDF文件第6页浏览型号74ABT162841DGGRE4的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢊ
ꢃ
ꢇ
ꢋ
ꢀ
ꢁ
ꢌ
ꢃ
ꢉ ꢍ ꢎꢅꢏ ꢆ ꢅꢐꢀ ꢎꢏꢁꢆ ꢑꢒꢓꢄꢔꢑ ꢕꢎꢆ ꢖꢗ ꢑ ꢘꢄꢆꢔ ꢙ ꢑ  
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢊ
ꢃ
ꢇ
ꢀ
ꢀ
ꢚ
ꢏ
ꢆ
ꢙ
ꢛ
ꢎ
ꢀ
ꢆ
ꢄ
ꢆ
ꢑ
ꢜ
ꢐ
ꢆ
ꢗ
ꢐ
ꢆ
SCBS665C − JUNE 1996 − REVISED JUNE 2004  
SN54ABT162841 . . . WD PACKAGE  
SN74ABT162841 . . . DGG OR DL PACKAGE  
(TOP VIEW)  
D
D
Members of the Texas Instruments  
WidebusE Family  
Output Ports Have Equivalent 25-Ω Series  
Resistors, So No External Resistors Are  
Required  
1
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
1OE  
1Q1  
1Q2  
GND  
1Q3  
1Q4  
1LE  
1D1  
1D2  
GND  
1D3  
1D4  
2
3
D
D
D
D
D
D
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
= 5 V, T = 25°C  
A
OLP  
CC  
4
5
High-Impedance State During Power Up  
and Power Down  
6
7
V
V
CC  
CC  
I
and Power-Up 3-State Support Hot  
off  
8
1Q5  
1Q6  
1Q7  
GND  
1Q8  
1Q9  
1Q10  
2Q1  
2Q2  
2Q3  
GND  
2Q4  
2Q5  
2Q6  
1D5  
1D6  
1D7  
GND  
1D8  
1D9  
1D10  
2D1  
2D2  
2D3  
GND  
2D4  
2D5  
2D6  
Insertion  
9
Distributed V  
High-Speed Switching Noise  
and GND Pins Minimize  
CC  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
Flow-Through Architecture Optimizes PCB  
Layout  
Latch-Up Performance Exceeds 500 mA Per  
JEDEC Standard JESD-17  
description/ordering information  
These 20-bit transparent D-type latches feature  
noninverting 3-state outputs designed specifically  
for driving highly capacitive or relatively  
low-impedance loads. They are particularly  
suitable for implementing buffer registers, I/O  
ports, bidirectional bus drivers, and working  
registers.  
V
V
CC  
CC  
2Q7  
2Q8  
GND  
2Q9  
2Q10  
2OE  
2D7  
2D8  
GND  
2D9  
2D10  
2LE  
The ’ABT162841 devices can be used as two  
10-bit latches or one 20-bit latch. While the  
latch-enable (1LE or 2LE) input is high, the Q  
outputs of the corresponding 10-bit latch follow  
the data (D) inputs. When LE is taken low, the  
Q outputs are latched at the levels set up at the D  
inputs.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube  
SN74ABT162841DL  
SN74ABT162841DLR  
SN74ABT162841DGGR  
SNJ54ABT162841WD  
SSOP − DL  
ABT162841  
Tape and reel  
Tape and reel  
Tube  
−40°C to 85°C  
−55°C to 125°C  
TSSOP − DGG  
CFP − WD  
ABT162841  
SNJ54ABT162841WD  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Widebus is a trademark of Texas Instruments.  
Copyright 2004, Texas Instruments Incorporated  
ꢐ ꢁ ꢘꢑꢀꢀ ꢜ ꢆꢙ ꢑꢒꢚ ꢏꢀ ꢑ ꢁ ꢜꢆꢑꢕ ꢝꢞ ꢟꢠ ꢡꢢꢣ ꢤꢥꢦ ꢧꢝ ꢣꢢ ꢧꢝꢨ ꢟꢧꢠ ꢗꢒ ꢜ ꢕ ꢐ ꢔꢆ ꢏꢜ ꢁ  
ꢝ
ꢕ
ꢄ
ꢆ
ꢄ
ꢟ
ꢧ
ꢩ
ꢢ
ꢪ
ꢥ
ꢨ
ꢝꢟ  
ꢢ
ꢧ
ꢣ
ꢤ
ꢪ
ꢪ
ꢦ
ꢧ
ꢝ
ꢨ
ꢠ
ꢢ
ꢩ
ꢫ
ꢤ
ꢬ
ꢭ
ꢟ
ꢣ
ꢨ
ꢝ
ꢟ
ꢢ
ꢧ
ꢡ
ꢨ
ꢦ
ꢮ
ꢗ
ꢪ
ꢢ
ꢡ
ꢤ
ꢣ
ꢝ
ꢠ
ꢣ
ꢢ
ꢧ
ꢩ
ꢢ
ꢪ
ꢥ
ꢝ
ꢢ
ꢠ
ꢫ
ꢦ
ꢣ
ꢟ
ꢩ
ꢟ
ꢣ
ꢨ
ꢝ
ꢟ
ꢢ
ꢧ
ꢠ
ꢫ
ꢦ
ꢪ
ꢝ
ꢞ
ꢦ
ꢝ
ꢦ
ꢪ
ꢥ
ꢠ
ꢢ
ꢩ
ꢆ
ꢦ
ꢯ
ꢨ
ꢠ
ꢏ
ꢧ
ꢠ
ꢝ
ꢪ
ꢤ
ꢥ
ꢦ
ꢧ
ꢝ
ꢠ
ꢠ
ꢝ
ꢨ
ꢧ
ꢡ
ꢨ
ꢪ
ꢡ
ꢰ
ꢨ
ꢪ
ꢪ
ꢨ
ꢧ
ꢝ
ꢱ
ꢮ
ꢗ
ꢪ
ꢢ
ꢡ
ꢤ
ꢣ
ꢝ
ꢟ
ꢢ
ꢧ
ꢫꢨ ꢪ ꢨ ꢥ ꢦ ꢝ ꢦ ꢪ ꢠ ꢮ  
ꢫ
ꢪ
ꢢ
ꢣ
ꢦ
ꢠ
ꢠ
ꢟ
ꢧ
ꢲ
ꢡ
ꢢ
ꢦ
ꢠ
ꢧ
ꢢ
ꢝ
ꢧ
ꢦ
ꢣ
ꢦ
ꢠ
ꢠ
ꢨ
ꢪ
ꢟ
ꢭ
ꢱ
ꢟ
ꢧ
ꢣ
ꢭ
ꢤ
ꢡ
ꢦ
ꢝ
ꢦ
ꢠ
ꢝ
ꢟ
ꢧ
ꢲ
ꢢ
ꢩ
ꢨ
ꢭ
ꢭ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...12

下载PDF

与74ABT162841DGGRE4相关器件

型号 品牌 描述 获取价格 数据表
74ABT162841DGGRG4 TI ABT SERIES, DUAL 10-BIT DRIVER, TRUE OUTPUT, PDSO56, GREEN, PLASTIC, TSSOP-56

获取价格
74ABT162841DLRG4 TI ABT SERIES, DUAL 10-BIT DRIVER, TRUE OUTPUT, PDSO56, GREEN, PLASTIC, SSOP-56

获取价格
74ABT16373 FAIRCHILD 16-Bit Transparent D-Type Latch with 3-STATE Outputs

获取价格
74ABT16373ADGGRE4 TI 16-BIT TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

获取价格
74ABT16373ADGGRG4 TI 16-BIT TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

获取价格
74ABT16373B NXP 16-bit transparent latch 3-State

获取价格

与74ABT162841DGGRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证