Datasheet > 74AUP1G125GW

74AUP1G125GW

更新时间： 2024-11-20 11:10:43

品牌	Logo	应用领域
安世 - NEXPERIA		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
20页	299K
描述
Low-power buffer/line driver; 3-stateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74AUP1G125GW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-5	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	3.99
Is Samacsys：	N	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-G5	JESD-609代码：	e3
长度：	2.05 mm	逻辑集成电路类型：	BUS DRIVER
湿度敏感等级：	1	位数：	1
功能数量：	1	端口数量：	2
端子数量：	5	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	24 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74AUP1G125GW 数据手册

74AUP1G125

Low-power buffer/line driver; 3-state

Rev. 10.1 — 11 July 2023

Product data sheet

1. General description

The 74AUP1G125 is a single buffer/line driver with 3-state output. Schmitt-trigger action at all

inputs makes the circuit tolerant of slower input rise and fall times. This device ensures very low

static and dynamic power consumption across the entire V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

High noise immunity

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.2 V to 1.95 V)

JESD8-5 (1.8 V to 2.7 V)

JESD8-B (2.7 V to 3.6 V)

•

Low static power consumption; I_CC= 0.9 μA (maximum)

Latch-up performance exceeds 100 mA per JESD 78 Class II

Inputs accept voltages up to 3.6 V

Low noise overshoot and undershoot < 10 % of V_CC

Input-disable feature allows floating input conditions

I_OFFcircuitry provides partial Power-down mode operation

Multiple package options

ESD protection:

•

HBM: ANSI/ESDA/JEDEC JS-001 class 3A exceeds 5000 V

CDM: ANSI/ESDA/JEDEC JS-002 class C3 exceeds 1000 V

•

Specified from -40 °C to +85 °C and -40 °C to +125 °C

12 3 4 5 6 7...20

中文翻译

下载PDF

74AUP1G125GW 替代型号

型号	品牌	替代类型	描述	数据表
SN74AUP1G126DSFR	TI	功能相似	LOW-POWER SINGLE BUS BUFFER GATE WITH 3-STATE OUTPUT
74AUP1G125GW	NXP	功能相似	Low-power buffer/line driver; 3-state

与74AUP1G125GW相关器件

型号	品牌	获取价格	描述	数据表
74AUP1G125GW,125	NXP	获取价格	74AUP1G125 - Low-power buffer/line driver; 3-state TSSOP 5-Pin
74AUP1G125GW-Q100	NXP	获取价格	AUP/ULP/V SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT3
74AUP1G125GW-Q100	NEXPERIA	获取价格	Low-power buffer/line driver; 3-state
74AUP1G125GW-Q100H	NXP	获取价格	Low-power buffer/line driver; 3-state TSSOP 5-Pin
74AUP1G125GX	NEXPERIA	获取价格	Low-power buffer/line driver; 3-stateProduction
74AUP1G125-Q100	NEXPERIA	获取价格	Low-power buffer/line driver; 3-state
74AUP1G125SE	DIODES	获取价格	SINGLE BUFFER GATE WITH 3-STATE OUTPUT
74AUP1G125SE-7	DIODES	获取价格	SINGLE BUFFER GATE WITH 3-STATE OUTPUT
74AUP1G126	DIODES	获取价格	SINGLE BUFFER GATE WITH 3-STATE OUTPUT
74AUP1G126	NXP	获取价格	Low-Power buffer/line driver; 3-state

与74AUP1G125GW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

23
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

15
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

45
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

45

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G125GW

74AUP1G125GW 技术参数

74AUP1G125GW 数据手册

74AUP1G125GW 替代型号

与74AUP1G125GW相关器件

与74AUP1G125GW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G125GW

74AUP1G125GW 技术参数

74AUP1G125GW 数据手册

74AUP1G125GW 替代型号

与74AUP1G125GW相关器件

与74AUP1G125GW相关文章

您还可以找

您在本页遇到什么问题？