Datasheet > 72220L25TPG

72220L25TPG

更新时间： 2024-01-19 07:39:13

品牌	Logo	应用领域
艾迪悌 - IDT		时钟先进先出芯片光电二极管内存集成电路
页数	文件大小	规格书
11页	253K
描述
FIFO, 1KX8, 15ns, Synchronous, CMOS, PDIP28, 0.300 INCH, GREEN, THIN, PLASTIC, DIP-28

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

72220L25TPG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	DIP
包装说明：	DIP-28	针数：	28
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.5
最长访问时间：	15 ns	最大时钟频率 (fCLK)：	40 MHz
周期时间：	25 ns	JESD-30 代码：	R-PDIP-T28
JESD-609代码：	e3	长度：	34.67 mm
内存密度：	8192 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	8	功能数量：	1
端子数量：	28	字数：	1024 words
字数代码：	1000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	1KX8	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP28,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	4.57 mm
最大待机电流：	0.005 A	子类别：	FIFOs
最大压摆率：	0.04 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.62 mm	Base Number Matches：	1

72220L25TPG 数据手册

IDT72420

IDT72200

IDT72210

IDT72220

IDT72230

IDT72240

CMOS SyncFIFO™

64 x 8, 256 x 8,

512 x 8, 1,024 x 8,

2,048 x 8 and 4,096 x 8

FEATURES:

DESCRIPTION:

• 64 x 8-bit organization (IDT72420)

TheIDT72420/72200/72210/72220/72230/72240SyncFIFO™arevery

high-speed,low-powerFirst-In,First-Out(FIFO)memorieswithclocked read

andwritecontrols.Thesedeviceshavea64,256,512,1,024,2,048,and4,096

x 8-bit memory array, respectively. These FIFOs are applicable for a wide

varietyofdatabufferingneeds,suchasgraphics,LocalAreaNetworks(LANs),

andinterprocessorcommunication.

• 256 x 8-bit organization (IDT72200)

• 512 x 8-bit organization (IDT72210)

• 1,024 x 8-bit organization (IDT72220)

• 2,048 x 8-bit organization (IDT72230)

• 4,096 x 8-bit organization (IDT72240)

• 10 ns read/write cycle time (IDT72420/72200/72210/72220/72230/

72240)

• Read and Write Clocks can be asynchronous or coincidental

• Dual-Ported zero fall-through time architecture

• Empty and Full flags signal FIFO status

• Almost-Empty and Almost-Full flags set to Empty+7 and Full-7,

respectively

• Output enable puts output data bus in high-impedance state

• Produced with advanced submicron CMOS technology

• Available in 28-pin 300 mil plastic DIP

• For surface mount product please see the IDT72421/72201/72211/ forimprovedsystemcontrol.Thepartial(AE)flagsaresettoEmpty+7andFull-

72221/72231/72241 data sheet

TheseFIFOshave8-bitinputandoutputports.Theinputportiscontrolled

byafree-runningclock(WCLK),andaWriteEnablepin(WEN). Dataiswritten

intotheSynchronousFIFOoneveryclockwhenWENisasserted.Theoutput

portiscontrolledbyanotherclockpin(RCLK)andaReadEnablepin(REN).

TheReadClockcanbetiedtotheWriteClockforsingleclockoperationorthe

twoclockscanrunasynchronousofoneanotherfordualclockoperation.An

OutputEnablepin(OE)isprovidedonthereadportforthree-statecontrolof

theoutput.

These Synchronous FIFOs have two endpoint flags, Empty (EF) and Full

(FF).Twopartialflags,Almost-Empty(AE)andAlmost-Full(AF),areprovided

7 for AE and AF respectively.

TheseFIFOsarefabricatedusinghigh-speedsubmicronCMOStechnol-

ogy.

• Green parts available, see ordering information

FUNCTIONAL BLOCK DIAGRAM

D0 - D7

WCLK

WEN

INPUT REGISTER

FLAG

LOGIC

WRITE CONTROL

LOGIC

RAM ARRAY

64 x 8, 256 x 8,

512 x 8, 1,024 x 8,

2,048 x 8, 4,096 x 8

WRITE POINTER

READ POINTER

READ CONTROL

LOGIC

OUTPUT REGISTER

RESET LOGIC

RCLK

REN

2680 drw01

Q0 - Q7

C^IDTO^,IDTM^logM^oarE^ereR^gisC^tereI^dA^traL^demaT^rksE^ofIM^ntegP^ratE^edDR^evA^iceT^TeU^chnR^ologE^y,IncR^.ThA^eSN^yncG^FIFE^{OisatrademarkofIntegratedDeviceTechnology,Inc.}

JULY 2013

DSC-2680/6

12 3 4 5 6 7...11

中文翻译

下载PDF

与72220L25TPG相关器件

型号	品牌	获取价格	描述	数据表
72220L25TPSCDS-W	IDT	获取价格	FIFO, 1KX8, 15ns, Synchronous, CMOS, PDIP28
72220L35TCB	IDT	获取价格	FIFO, 1KX8, 20ns, Synchronous, CMOS, CDIP28
72220L50TP	IDT	获取价格	FIFO, 1KX8, 25ns, Synchronous, CMOS, PDIP28
72220-V	MOLEX	获取价格	Barrier Strip Terminal Block, 25A, 1 Row(s), 1 Deck(s)
72221-50	MOLEX	获取价格	Barrier Strip Terminal Block, 25A, 1 Row(s), 1 Deck(s),
72221-E	MOLEX	获取价格	Barrier Strip Terminal Block, 25A, 1 Row(s), 1 Deck(s)
72221L10JG	IDT	获取价格	CMOS SyncFIFO
72221L10JG8	IDT	获取价格	CMOS SyncFIFO
72221L10JGI	IDT	获取价格	CMOS SyncFIFO
72221L10JGI8	IDT	获取价格	CMOS SyncFIFO

与72220L25TPG相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

10

产品中心

服务支持

精选活动

关于我们

帮助中心

72220L25TPG

72220L25TPG 技术参数

72220L25TPG 数据手册

与72220L25TPG相关器件

与72220L25TPG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72220L25TPG

72220L25TPG 技术参数

72220L25TPG 数据手册

与72220L25TPG相关器件

与72220L25TPG相关文章

您还可以找

您在本页遇到什么问题？