Datasheet > 70V3579S5DRG8

70V3579S5DRG8

更新时间： 2024-09-24 00:37:39

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器输出元件内存集成电路
页数	文件大小	规格书
17页	208K
描述
HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

70V3579S5DRG8 技术参数

生命周期：	Active	包装说明：	FQFP,
Reach Compliance Code：	compliant	风险等级：	5.2
最长访问时间：	5 ns	其他特性：	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE
JESD-30 代码：	S-PQFP-G208	长度：	28 mm
内存密度：	1179648 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	36	功能数量：	1
端子数量：	208	字数：	32768 words
字数代码：	32000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX36	封装主体材料：	PLASTIC/EPOXY
封装代码：	FQFP	封装形状：	SQUARE
封装形式：	FLATPACK, FINE PITCH	并行/串行：	PARALLEL
座面最大高度：	4.1 mm	最大供电电压 (Vsup)：	3.45 V
最小供电电压 (Vsup)：	3.15 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
宽度：	28 mm	Base Number Matches：	1

70V3579S5DRG8 数据手册

HIGH-SPEED 3.3V 32K x 36

SYNCHRONOUS PIPELINED

DUAL-PORT STATIC RAM

WITH 3.3V OR 2.5V INTERFACE

IDT70V3579S

LEAD FINISH (SnPb) ARE IN EOL PROCESS - LAST TIME BUY EXPIRES JUNE 15, 2018

Features:

◆

True Dual-Port memory cells which allow simultaneous

access of the same memory location

High-speed clock to data access

– Data input, address, byte enable and control registers

– Self-timedwriteallowsfastcycletime

Separate byte controls for multiplexed bus and bus

matching compatibility

LVTTL- compatible, single 3.3V ( 150mV) power supply for

core

LVTTL compatible, selectable 3.3V ( 150mV)/2.5V ( 125mV)

power supply for I/Os and control signals on each port

Industrial temperature range (-40°C to +85°C) is

available for selected speeds

◆

– Commercial:4.2/5/6ns(max.)

– Industrial: 5ns (max)

Pipelined output mode

Counter enable and reset features

Dual chip enables allow for depth expansion without

additional logic

Full synchronous operation on both ports

– 7.5ns cycle time, 133MHz operation (9.6 Gbps bandwidth)

– Fast 4.2ns clock to data out

◆

Available in a 208-pin Plastic Quad Flatpack (PQFP) and

208-pin fine pitch Ball Grid Array, and 256-pin Ball Grid

Array

– 1.8ns setup to clock and 0.7ns hold on all control, data, and

address inputs @ 133MHz

◆

Green parts available, see ordering information

Functional Block Diagram

BE3L

BE3R

BE2R

BE1R

BE0R

BE2L

BE1L

BE0L

R/W

R/WR

B B B

W W W W W WW W

CE0L

R R

CE0R

CE1L

CE1R

OER

Dout0-8_L

Dout0-8_R

Dout9-17_R

Dout18-26_R

Dout27-35_R

Dout9-17_L

Dout18-26_L

Dout27-35_L

32K x 36

MEMORY

ARRAY

I/O0L- I/O35L

Din_L

I/O0R - I/O35R

Din_R

CLK

CLKR

14L

14R

Counter/

Address

Reg.

Counter/

Address

Reg.

ADDR_L

ADDR_R

CNTRST

ADS

CNTEN

CNTRST

ADS

CNTEN

4830 tbl 01

FEBRUARY 2018

DSC 4830/18

12 3 4 5 6 7...17

中文翻译

下载PDF

与70V3579S5DRG8相关器件

型号	品牌	获取价格	描述	数据表
70V3579S5DRGI	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S5DRGI8	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BCG	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BCG8	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BCGI	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BCGI8	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BFG	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BFG8	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BFGI	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM
70V3579S6BFGI8	IDT	获取价格	HIGH-SPEED 3.3V SYNCHRONOUS PIPELINED DUAL-PORT STATIC RAM

与70V3579S5DRG8相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

4
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

6
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

79
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

69

产品中心

服务支持

精选活动

关于我们

帮助中心

70V3579S5DRG8

70V3579S5DRG8 技术参数

70V3579S5DRG8 数据手册

与70V3579S5DRG8相关器件

与70V3579S5DRG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

70V3579S5DRG8

70V3579S5DRG8 技术参数

70V3579S5DRG8 数据手册

与70V3579S5DRG8相关器件

与70V3579S5DRG8相关文章

您还可以找

您在本页遇到什么问题？