Datasheet > 7025S55JG8

7025S55JG8

更新时间： 2024-09-18 21:22:15

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
22页	187K
描述
Dual-Port SRAM, 8KX16, 55ns, CMOS, PQCC84, 1.150 X 1.150 INCH, 0.170 INCH HEIGHT, GREEN, PLASTIC, LCC-84

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7025S55JG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	LCC
包装说明：	QCCJ,	针数：	84
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.41	风险等级：	5.21
最长访问时间：	55 ns	JESD-30 代码：	S-PQCC-J84
JESD-609代码：	e3	长度：	29.3116 mm
内存密度：	131072 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	16	功能数量：	1
端子数量：	84	字数：	8192 words
字数代码：	8000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	8KX16	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	座面最大高度：	4.572 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	29.3116 mm
Base Number Matches：	1

7025S55JG8 数据手册

HIGH-SPEED

IDT7025S/L

8K x 16 DUAL-PORT

STATIC RAM

◆

IDT7025 easily expands data bus width to 32 bits or more

using the Master/Slave select when cascading more than

one device

M/S = H for BUSY output flag on Master

M/S = L for BUSY input on Slave

Interrupt Flag

On-chip port arbitration logic

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

Battery backup operation—2V data retention

TTL-compatible, single 5V (±10%) power supply

Available in 84-pin PGA, Flatpack, PLCC, and 100-pin Thin

Quad Flatpack

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

Green parts available, see ordering information

Features

◆

True Dual-Ported memory cells which allow simultaneous

reads of the same memory location

High-speed access

◆

– Military:20/25/35/55/70ns(max.)

– Industrial: 55ns (max.)

◆

– Commercial:15/17/20/25/35/55ns(max.)

Low-power operation

◆

– IDT7025S

◆

Active:750mW(typ.)

Standby: 5mW (typ.)

– IDT7025L

Active:750mW(typ.)

Standby: 1mW (typ.)

Separate upper-byte and lower-byte control for multiplexed

◆

bus compatibility

FunctionalBlockDiagram

R/W

LBR

CER

OER

I/O8L-I/O15L

I/O0L-I/O7L

I/O8R-I/O15R

I/O

Control

I/O

Control

I/O0R-I/O7R

(1,2)

BUSY

12R

12L

Address

Decoder

MEMORY

ARRAY

Address

Decoder

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

R/W

SEM

(2)

INT

M/S

INT

2683 drw 01

NOTES:

1. (MASTER): BUSY is output; (SLAVE): BUSY is input.

2. BUSY outputs and INT outputs are non-tri-stated push-pull.

JULY 2012

DSC 2683/11

12 3 4 5 6 7...22

中文翻译

下载PDF

与7025S55JG8相关器件

型号	品牌	获取价格	描述	数据表
7025S55JGB8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S55JGI	IDT	获取价格	Dual-Port SRAM
7025S55JGI8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S55JI8	IDT	获取价格	PLCC-84, Reel
7025S55PF8	IDT	获取价格	TQFP-100, Reel
7025S55PFG8	IDT	获取价格	Dual-Port SRAM
7025S55PFGB8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S55PFGI8	IDT	获取价格	HIGH-SPEED 8K x 16 DUAL-PORT STATIC RAM
7025S55PG	IDT	获取价格	Dual-Port SRAM, 4KX16, 55ns, CMOS, PPGA84, PLASTIC, PGA-84
7025S70FB	IDT	获取价格	Dual-Port SRAM, 8KX16, 70ns, CMOS, FP-84

与7025S55JG8相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

21
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

18
SL74HC10N：高性能三输入与非门解析
2024-09-03

95
AIC1781A 电池充电控制器深度解析
2024-09-03

86

产品中心

服务支持

精选活动

关于我们

帮助中心

7025S55JG8

7025S55JG8 技术参数

7025S55JG8 数据手册

与7025S55JG8相关器件

与7025S55JG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

7025S55JG8

7025S55JG8 技术参数

7025S55JG8 数据手册

与7025S55JG8相关器件

与7025S55JG8相关文章

您还可以找

您在本页遇到什么问题？