5秒后页面跳转
捷配首页

Datasheet > 5962-8870201RA
5962-8870201RA PDF预览

5962-8870201RA

更新时间： 2024-11-17 19:33:47
品牌 Logo 应用领域
德州仪器 - TI 输出元件逻辑集成电路触发器
页数 文件大小 规格书
10页 224K
描述
AC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20

阅读下载

中文翻译

获取价格

5962-8870201RA 技术参数

生命周期：Obsolete包装说明：DIP, DIP20,.3
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84其他特性：WITH HOLD MODE
系列：ACJESD-30 代码：R-GDIP-T20
JESD-609代码：e0长度：24.51 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：75000000 Hz最大I（ol）：0.012 A
位数：8功能数量：1
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装等效代码：DIP20,.3封装形状：RECTANGULAR
封装形式：IN-LINE电源：3.3/5 V
传播延迟（tpd）：15 ns认证状态：Not Qualified
筛选级别：MIL-STD-883座面最大高度：5.08 mm
子类别：FF/Latches最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：3.3 V
表面贴装：NO技术：CMOS
温度等级：MILITARY端子面层：TIN LEAD
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
宽度：7.62 mm最小 fmax：95 MHz
Base Number Matches：1

5962-8870201RA 数据手册

 浏览型号5962-8870201RA的Datasheet PDF文件第2页浏览型号5962-8870201RA的Datasheet PDF文件第3页浏览型号5962-8870201RA的Datasheet PDF文件第4页浏览型号5962-8870201RA的Datasheet PDF文件第5页浏览型号5962-8870201RA的Datasheet PDF文件第6页浏览型号5962-8870201RA的Datasheet PDF文件第7页 
February 1999  
54AC377 • 54ACT377  
Octal D Flip-Flop with Clock Enable  
n Ideal for addressable register applications  
n Clock enable for address and data synchronization  
applications  
n Eight edge-triggered D flip-flops  
n Buffered common clock  
General Description  
The ’AC/’ACT377 has eight edge-triggered, D-type flip-flops  
with individual D inputs and Q outputs. The common buff-  
ered Clock (CP) input loads all flip-flops simultaneously,  
when the Clock Enable (CE) is LOW.  
n Outputs source/sink 24 mA  
n See ’273 for master reset version  
n See ’373 for transparent latch version  
n See ’374 for TRI-STATE® version  
n ’ACT377 has TTL-compatible inputs  
n Standard Microcircuit Drawing (SMD)  
— ’AC377: 5962-88702  
The register is fully edge-triggered. The state of each D in-  
put, one setup time before the LOW-to-HIGH clock transi-  
tion, is transferred to the corresponding flip-flop’s Q output.  
The CE input must be stable only one setup time prior to the  
LOW-to-HIGH clock transition for predictable operation.  
Features  
n ICC reduced by 50%  
— ’ACT377: 5962-87697  
Logic Symbols  
IEEE/IEC  
DS100290-1  
DS100290-2  
Pin  
Description  
Names  
D0–D7  
CE  
Data Inputs  
Clock Enable (Active LOW)  
Data Outputs  
Q0–Q7  
CP  
Clock Pulse Input  
TRI-STATE® is a registered trademark of National Semiconductor Corporation.  
FACT® is a registered trademark of Fairchild Semiconductor Corporation.  
© 1999 National Semiconductor Corporation  
DS100290  
www.national.com  
1234567...10

中文翻译

下载PDF

与5962-8870201RA相关器件

型号 品牌 获取价格 描述 数据表
5962-8870201RX ETC

获取价格

 		Octal D-Type Flip-Flop
5962-8870201SX ETC

获取价格

 		Octal D-Type Flip-Flop
5962-88703012A ETC

获取价格

 		2-Input Digital Multiplexer
5962-8870301EA ETC

获取价格

 		2-Input Digital Multiplexer
5962-8870301FA ETC

获取价格

 		2-Input Digital Multiplexer
5962-8870301FC ETC

获取价格

 		2-Input Digital Multiplexer
5962-8870301VFA ETC

获取价格

 		2-Input Digital Multiplexer
5962-8870301VFC ETC

获取价格

 		2-Input Digital Multiplexer
5962-88704012A WEDC

获取价格

 		Multiplexer, ACT Series, 4-Func, 2 Line Input, 1 Line Output, Inverted Output, CMOS, CQCC2
5962-88704012X ETC

获取价格

 		2-Input Digital Multiplexer

与5962-8870201RA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证