5秒后页面跳转
5962-8863701LA PDF预览

5962-8863701LA

更新时间: 2024-02-26 10:06:52
品牌 Logo 应用领域
其他 - ETC 可编程逻辑输入元件时钟
页数 文件大小 规格书
13页 364K
描述
UV-Erasable/OTP PLD

5962-8863701LA 技术参数

是否Rohs认证: 不符合生命周期:Active
Reach Compliance Code:unknownECCN代码:3A001.A.2.C
HTS代码:8542.39.00.01风险等级:5.61
其他特性:10 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK架构:PAL-TYPE
最大时钟频率:16.6 MHzJESD-30 代码:R-GDIP-T24
JESD-609代码:e0长度:31.877 mm
专用输入次数:10I/O 线路数量:10
输入次数:22输出次数:10
产品条款数:90端子数量:24
最高工作温度:125 °C最低工作温度:-55 °C
组织:10 DEDICATED INPUTS, 10 I/O输出函数:MACROCELL
封装主体材料:CERAMIC, GLASS-SEALED封装代码:DIP
封装等效代码:DIP24,.3封装形状:RECTANGULAR
封装形式:IN-LINE电源:5 V
可编程逻辑类型:OT PLD传播延迟:40 ns
认证状态:Qualified筛选级别:38535Q/M;38534H;883B
座面最大高度:5.08 mm子类别:Programmable Logic Devices
最大供电电压:5.5 V最小供电电压:4.5 V
标称供电电压:5 V表面贴装:NO
技术:CMOS温度等级:MILITARY
端子面层:Tin/Lead (Sn/Pb) - hot dipped端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
宽度:7.62 mmBase Number Matches:1

5962-8863701LA 数据手册

 浏览型号5962-8863701LA的Datasheet PDF文件第2页浏览型号5962-8863701LA的Datasheet PDF文件第3页浏览型号5962-8863701LA的Datasheet PDF文件第4页浏览型号5962-8863701LA的Datasheet PDF文件第5页浏览型号5962-8863701LA的Datasheet PDF文件第6页浏览型号5962-8863701LA的Datasheet PDF文件第7页 

与5962-8863701LA相关器件

型号 品牌 描述 获取价格 数据表
5962-8863701LX WEDC OT PLD, 40ns, CMOS, CDIP24, 0.300 INCH, CERDIP-24

获取价格

5962-88637023A ETC UV-Erasable/OTP PLD

获取价格

5962-8863702KA ETC UV-Erasable/OTP PLD

获取价格

5962-8863702LA ETC UV-Erasable/OTP PLD

获取价格

5962-8863801XC XILINX Field Programmable Gate Array, CMOS, CPGA84, CERAMIC, PGA-84

获取价格

5962-8863802MXC XILINX Field Programmable Gate Array, CPGA84, CERAMIC, PGA-84

获取价格