Datasheet > 54LS194ADMQB

54LS194ADMQB

更新时间： 2024-01-13 07:46:35

品牌	Logo	应用领域
美国国家半导体 - NSC		移位寄存器触发器逻辑集成电路
页数	文件大小	规格书
8页	169K
描述
4-Bit Bidirectional Universal Shift Register

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54LS194ADMQB 技术参数

生命周期：	Obsolete	零件包装代码：	QLCC
包装说明：	QCCN, LCC20,.35SQ	针数：	20
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.33	Is Samacsys：	N
其他特性：	HOLD MODE	计数方向：	BIDIRECTIONAL
系列：	LS	JESD-30 代码：	S-CQCC-N20
长度：	8.89 mm	负载电容（CL）：	15 pF
逻辑集成电路类型：	PARALLEL IN PARALLEL OUT	最大频率@ Nom-Sup：	30000000 Hz
位数：	4	功能数量：	1
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	TRUE
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	QCCN
封装等效代码：	LCC20,.35SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	5 V
最大电源电流（ICC）：	23 mA	传播延迟（tpd）：	24 ns
认证状态：	Not Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	1.905 mm	子类别：	Shift Registers
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	MILITARY
端子形式：	NO LEAD	端子节距：	1.27 mm
端子位置：	QUAD	触发器类型：	POSITIVE EDGE
宽度：	8.89 mm	最小 fmax：	30 MHz
Base Number Matches：	1

54LS194ADMQB 数据手册

June 1989

54LS194A/DM74LS194A 4-Bit

Bidirectional Universal Shift Register

General Description

This bidirectional shift register is designed to incorporate

virtually all of the features a system designer may want in a

shift register; they feature parallel inputs, parallel outputs,

right-shift and left-shift serial inputs, operating-mode-control

inputs, and a direct overriding clear line. The register has

four distinct modes of operation, namely:

Serial data for this mode is entered at the shift-right data

input. When S0 is low and S1 is high, data shifts left syn-

chronously and new data is entered at the shift-left serial

input.

Clocking of the flip-flop is inhibited when both mode control

inputs are low.

Parallel (broadside) load

Shift right (in the direction Q toward Q )

Shift left (in the direction Q toward Q )

Features

Parallel inputs and outputs

Inhibit clock (do nothing)

Four operating modes:

Synchronous parallel loading is accomplished by applying

the four bits of data and taking both mode control inputs, S0

and S1, high. The data is loaded into the associated flip-

flops and appear at the outputs after the positive transition

of the clock input. During loading, serial data flow is inhibit-

ed.

Synchronous parallel load

Right shift

Left shift

Do nothing

Positive edge-triggered clocking

Direct overriding clear

Shift right is accomplished synchronously with the rising

edge of the clock pulse when S0 is high and S1 is low.

Connection Diagram

Dual-In-Line Package

TL/F/6407–1

Order Number 54LS194ADMQB, 54LS194AFMQB,

54LS194ALMQB, DM74LS194AM or DM74LS194AN

See NS Package Number E20A, J16A, M16A, N16E or W16A

1995 National Semiconductor Corporation

TL/F/6407

RRD-B30M105/Printed in U. S. A.

12 3 4 5 6 7 8

下载PDF

与54LS194ADMQB相关器件

型号	品牌	描述	获取价格	数据表
54LS194AFMQB	NSC	4-Bit Bidirectional Universal Shift Register	获取价格
54LS194ALMQB	NSC	4-Bit Bidirectional Universal Shift Register	获取价格
54LS194AM/B2AJC	MOTOROLA	LS SERIES, 4-BIT BIDIRECTIONAL PARALLEL IN PARALLEL OUT SHIFT REGISTER, TRUE OUTPUT, CQCC2	获取价格
54LS195A	NSC	UNIVERSAL 4-BIT SHIFT REGISTER	获取价格
54LS195A/B2AJC	MOTOROLA	LS SERIES, 4-BIT RIGHT PARALLEL IN PARALLEL OUT SHIFT REGISTER, TRUE OUTPUT, CQCC20, CERAM	获取价格
54LS195A/BEAJC	MOTOROLA	Parallel In Parallel Out, LS Series, 4-Bit, Right Direction, True Output, TTL, CDIP16, CER	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

54LS194ADMQB

54LS194ADMQB 技术参数

54LS194ADMQB 数据手册

与54LS194ADMQB相关器件

与54LS194ADMQB相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

54LS194ADMQB

54LS194ADMQB 技术参数

54LS194ADMQB 数据手册

与54LS194ADMQB相关器件

与54LS194ADMQB相关文章

您还可以找

您在本页遇到什么问题？