Datasheet > 308RLFT

308RLFT

更新时间： 2024-02-06 10:35:36

品牌	Logo	应用领域
艾迪悌 - IDT		时钟 PC 光电二极管外围集成电路晶体
页数	文件大小	规格书
9页	154K
描述
SERIAL PROGRAMMABLE QUAD PLL VERSACLOCK SYNTHESIZER

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

308RLFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QSOP
包装说明：	SSOP, SSOP20,.25	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.64
JESD-30 代码：	R-PDSO-G20	JESD-609代码：	e3
长度：	8.65 mm	湿度敏感等级：	1
端子数量：	20	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	200 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装等效代码：	SSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	3.3 V	主时钟/晶体标称频率：	50 MHz
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	Clock Generators	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

308RLFT 数据手册

DATASHEET

SERIAL PROGRAMMABLE QUAD PLL VERSACLOCK SYNTHESIZER

ICS308

Description

Features

The ICS308 is a versatile serially programmable, quad

PLL clock source. The ICS308 can generate any

frequency from 250 kHz to 200 MHz, and up to 6

different output frequencies simultaneously. The

outputs can be reprogrammed on the fly, and will lock to

a new frequency in 10 ms or less. Smooth transitions

(in which the clock duty cycle remains roughly 50%) are

guaranteed if the output divider is not changed.

ꢀ Packaged in 20-pin SSOP (QSOP) – Pb-free, RoHS

compliant

ꢀ Operating voltage of 3.3 V

ꢀ Highly accurate frequency generation

ꢀM/N Multiplier PLL: M = 1..2048, N = 1..1024

ꢀ Serially programmable: user determines the output

frequency via a 3-wire interface

The device includes a PDTS pin which tri-states the

output clocks and powers down the entire chip.

ꢀ Eliminates need for custom quartz oscillators

ꢀ Input crystal frequency of 5 - 27 MHz

ꢀOptional programmable on-chip crystal capacitors

ꢀ Output clock frequencies up to 200 MHz

ꢀ Reference clock output

The ICS308 default for non-programmed start-up are

buffered reference clock outputs on all clock output

pins.

ꢀ Power down tri-state mode

ꢀ Very low jitter

Block Diagram

VDD

CLK1

CLK2

PLL1

PLL2

PLL3

PLL4

STROBE

SCLK

CLK3

Divide

Logic

and

Output

Enable

Control

CLK4

DATA

CLK5

CLK6

CLK7

CLK8

CLK9

Crystal or

clock input

X1/ICLK

Crystal

Oscillator

GND

External capacitors are

required with a crystal input.

PDTS

IDT™ / ICS™ SERIAL PROGRAMMABLE QUAD PLL VERSACLOCK SYNTHESIZER 1

ICS308

REV L 051310

12 3 4 5 6 7...9

下载PDF

与308RLFT相关器件

型号	品牌	描述	获取价格	数据表
308RP10	NIEC	Silicon Controlled Rectifier,	获取价格
308RP20	NIEC	Silicon Controlled Rectifier, 470000mA I(T), 200V V(DRM),	获取价格
308RP40	NIEC	Silicon Controlled Rectifier, 470000mA I(T), 400V V(DRM),	获取价格
308RP60	NIEC	Silicon Controlled Rectifier,	获取价格
308RP80	NIEC	Silicon Controlled Rectifier, 470000mA I(T), 800V V(DRM),	获取价格
308S1	ETC	CABLE DC FEMALE STR SGL 8POS 1M	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

308RLFT

308RLFT 技术参数

308RLFT 数据手册

与308RLFT相关器件

与308RLFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

308RLFT

308RLFT 技术参数

308RLFT 数据手册

与308RLFT相关器件

与308RLFT相关文章

您还可以找

您在本页遇到什么问题？