5秒后页面跳转
100K-ECL-LDM-40 PDF预览

100K-ECL-LDM-40

更新时间: 2024-02-29 00:34:02
品牌 Logo 应用领域
其他 - ETC 延迟线逻辑集成电路
页数 文件大小 规格书
2页 125K
描述
Tapped Delay Line

100K-ECL-LDM-40 技术参数

生命周期:Contact Manufacturer零件包装代码:DIP
包装说明:QIP, DIP24,.4针数:24
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.73Is Samacsys:N
其他特性:BURNED-IN TO LEVEL B OF MIL-STD-883; TYP. ICC = 80MA; MAX RISE TIME & TEMP. COEFF. CAPTURED系列:100K
JESD-30 代码:R-XDIP-P15逻辑集成电路类型:ACTIVE DELAY LINE
功能数量:1抽头/阶步数:7
端子数量:15最高工作温度:85 °C
最低工作温度:输出特性:OPEN-EMITTER
输出极性:TRUE封装主体材料:UNSPECIFIED
封装代码:QIP封装等效代码:DIP24,.4
封装形状:RECTANGULAR封装形式:IN-LINE
电源:-4.5 V可编程延迟线:NO
Prop。Delay @ Nom-Sup:40 ns认证状态:Not Qualified
座面最大高度:7.62 mm子类别:Delay Lines
表面贴装:NO技术:ECL
温度等级:OTHER端子形式:PIN/PEG
端子节距:2.54 mm端子位置:DUAL
总延迟标称(td):40 nsBase Number Matches:1

100K-ECL-LDM-40 数据手册

 浏览型号100K-ECL-LDM-40的Datasheet PDF文件第2页 
Powered by ICminer.com Electronic-Library Service CopyRight 2003  

与100K-ECL-LDM-40相关器件

型号 品牌 描述 获取价格 数据表
100K-ECL-LDM-44 ETC DELAY LINE|FIXED TAPS|1-LINE|8-TAP|HYBRID|DIP|24PIN|PLASTIC

获取价格

100K-ECL-LDM-48 ETC Tapped Delay Line

获取价格

100K-ECL-LDM-52 ETC DELAY LINE|FIXED TAPS|1-LINE|8-TAP|HYBRID|DIP|24PIN|PLASTIC

获取价格

100K-ECL-LDM-56 ETC Tapped Delay Line

获取价格

100K-ECL-LDM-60 ETC DELAY LINE|FIXED TAPS|1-LINE|8-TAP|HYBRID|DIP|24PIN|PLASTIC

获取价格

100K-ECL-LDM-64 ETC Tapped Delay Line

获取价格